韬定律，终于亮剑了

作者 | 朱秋雨

编辑 | 向现

在长达4个月的“预告”，搭载最新麒麟9050 Pro芯片的Mate XT 2三折叠手机在9月7日发布。

这是首款采用韬定律逻辑折叠技术的高性能芯片，标志着这一中国原创半导体产业新原则正式进入市场验证阶段。这也是继华为Mate40全球发布会之后，华为时隔六年在旗舰发布会上推出全新麒麟芯片。

过去近60年，全球半导体行业始终遵循摩尔定律，依靠不断缩小晶体管几何尺寸实现性能翻倍、成本下降。但当制程进入7纳米以下区间，物理极限与成本飙升让传统“几何缩微”路线难以为继。2026年5月，华为董事、半导体业务部总裁何庭波正式发布“韬（τ）定律”，提出以“时间缩微”替代“几何缩微”，将信号传播时延τ作为核心优化目标。

2026年5月25日，何庭波在国际电路与系统研讨会上发言

何庭波对此提出明确时间表：预计到2031年，基于韬定律的芯片晶体管密度，将达到与1.4纳米制程同等的水平；到2035年，硬件集成度将提升逾100倍。

这一转向过于显著，令韬定律在提出之日便遭到外界质疑。华为前工程师杨学志撰文批评道，韬定律对应的技术方案虽然是一次很好的工程创新，但这是行业内普及的通用技术，不具有独创性，不足以被称为“定律”。5月29日，英伟达CEO黄仁勋在回应韬定律时说，这是一项非常好的技术。但是，“台积电拥有这项技术已经10年”。

韬定律真正的价值是什么？在激昂与争议声之中，韬定律让外界开始重新关注中国造芯路径。一个需要理清的背景是，韬定律恰好诞生在中国半导体企业被美国封锁、摩尔定律放缓的逆境中。

浙江大学临空智能媒体研究院院长方兴东告诉南风窗，华为此时提出韬定律，向外界释放出了确定性——中国公司在重重危机之中，通过系统集成和工程创新，找到了新的演进方向。这意味着，“经历过去几年的外部封锁，路基本走通了”。

堆叠的魅力

“如果今天依然能获得最先进的EUV光刻机，我们是否还会走这条路？答案是不一定。”5月，何庭波发布韬定律后对媒体说道。

她说：“但历史没有如果。恰恰是失去了选择权，让我们提前10年撞上了那个所有玩家最终都要面对的问题。”

桎梏半导体行业的终极问题，是过往支撑行业走向黄金时代的摩尔定律。

国际半导体咨询机构IBS2022年数据显示，7纳米芯片设计成本约2.49亿美元，3纳米达5.81亿美元，高昂研发门槛将多数企业挡在门外，仅英伟达、苹果等极少数头部玩家能触及芯片物理极限。

华为原本位列其中，但在2019年5月被美国商务部列入出口管制实体清单，2020年被迫终止与台积电合作，年末又遭遇美国针对半导体产业链的全面封锁。

图源：视觉中国

方兴东自2017年起深度调研华为，访谈上百名员工，在新书《昇腾崛起》中记录：2019年芯片断供后，华为将“活下来”定为最高纲领，韬定律正是这7年封锁背景下，华为自主造芯沉淀出的理论总结。

和传统几何缩微路线不同，韬定律将时间常数τ作为核心指标，直指芯片技术迭代的本质是压缩信号时延——摩尔定律本质上也是通过缩小晶体管尺寸、缩短信号传播距离，实现性能提升。由此，韬定律跳出对先进光刻机的依赖，在晶体管、电路、芯片、系统全层级，把“降低τ”设为统一优化目标。何庭波在论文里介绍，这一定律借鉴了华为2020至2026年间量产381款芯片所积累的经验。

接下来，她写道，“降低τ”的关键方法论，是逻辑堆叠。

逻辑堆叠示意图

研究逻辑堆叠多年的美国南加州大学教授Sung Kyu Lim公开解释道，用最直观的方式理解，逻辑堆叠就像折纸。假设芯片是一张长宽比为2比1的纸，把它对折，很多指标都会得到改善，比如两点之间的距离。“折纸”因此会带来一个非常确定的收益：互连长度缩短。

垂直堆叠并不是一项新出现的技术，包括英特尔、台积电等公司都已经推出了量产方案。新思科技前高级工程师、公众号“傅里叶的猫”主理人张海军告诉南风窗，AMD推出的3D V-Cache就是其中较有代表性的一种：它通过铜对铜混合键合和硅通孔，将一颗专用SRAM缓存芯粒与CPU核心计算芯粒垂直集成，从而增加缓存容量、缩短数据访问距离。

但张海军表示，华为方案更有辨识度的地方，在于其并非简单地把两个完整功能模块上下叠放。华为垂直堆叠的是芯片电路设计中的“逻辑”板块。“逻辑”相当于芯片的大脑，主要负责计算、发出指令和控制流程。他们尝试把关键路径上的数字逻辑、存储和部分模拟电路，进行更细粒度的打散，分配到不同有源层中，进行跨层联合优化。

何庭波在7月3日发布的V2版论文中披露，麒麟9050 Pro采用了两层有源芯片和约1.5微米间距的混合键合技术。

7月3日，华为公司董事、半导体业务部总裁何庭波，在中国科学院科技论文预发布平台上更新发表了“韬（τ）定律”V2版本

这一设计思路好比芯片原先是一层“平房”，经过垂直堆叠后变成了二层小楼。这座“二层小楼”晶体管等效密度提高，信号路径缩短，以弥补一部分几何缩微放缓带来的影响。

华为半导体首席科学家廖恒在受访时解释，华为区别于过往技术的一个关键是，上下两层晶粒（die）之间形成了高密度的垂直互联。

为了简单说明逻辑堆叠与传统2.5D/3D封装的差异，廖恒打了一个“电梯”的比方。在当前主流2.5D/3D封装技术中，两层晶粒之间通常只有几万到几十万个连接，类似于两层楼之间“只有几万部电梯”。而华为推出的逻辑堆叠，相当于“拥有了500万到1000万部真正运送信息的电梯”。

（a）下一代麒麟 SoC 平台的示意图；（b） 其键合界面的截面图像

比起过往简单3D堆叠不同板块的芯片，逻辑堆叠难度更高。好比一座毛坯房不仅利用了垂直空间，还要通过内部重新装修设计和安装电梯，来加强房子各部分之间的连接。更难的是，这套重新被设计出来的“房子”要经过标准化验证，在制造与封装环节克服不良率，每一步都是不小的挑战。

张海军提到，逻辑堆叠尽管在过去被学界和业内提及，但都停留在提出概念或小范围的实践上。按当前的披露，华为是全球第一个用逻辑堆叠方案把芯片量产出来的公司。

唯一的路

“从技术（原理）上看，韬定律没有太多新东西。”张海军说。

他与公开指出韬定律并无创新之处的华为前工程师杨学志在这点上看法一致。芯片设计长期以来都在缩短关键路径、降低互连电阻和电容，并通过时序优化减少信号传播延迟。随着传统几何缩微的性能和成本收益放缓，芯粒、先进封装、3D集成以及软硬件协同设计，早已成为半导体行业的重要发展方向。

但张海军认为，韬定律的底层原理并非全新，不等于其没有工程价值。韬定律更准确的定位，是一套跨层优化框架：它试图用时间常数τ，将晶体管开关、电路关键路径、芯片内存访问等工程问题放进同一套方法论中。

“其新意更多体现在优化目标的组织方式，以及围绕这一目标建立的具体工程体系，而不是发现了新的物理规律。”张海军说。

τ 缩放的工作空间在时间维度上跨越了12个数量级以及空间维度，并被划分为四层：晶体管、电路、芯片和系统

更重要的是，当一家公司决定基于韬定律量产芯片时，需要全产业链进行重新配合。“从EDA工具，到芯片设计，再到后续的加工、封装……相当于整个产业链都要针对这一技术进行改进，还是很有难度的。”

张海军表示，英特尔、台积电等海外头部企业可同步依托先进制程与先进封装提升芯片性能，而受先进制造条件限制的华为，更侧重在成熟工艺节点上，通过逻辑堆叠与系统级协同优化实现性能突破，韬定律的产业意义正体现在这一差异化路径背景中。

研究华为麒麟、昇腾芯片多年的方兴东也认为，在半导体行业，华为的方案无疑难度更大，但这是在没有退路时形成的解决方案。

“实际上大家都愿意通过工艺制程上的改进提升芯片的性能，因为办法都是现成的。”方兴东说。只有在供应链断供状况下，华为等中国科技公司才踏入了没有先例可循、没有成熟路径可以照搬的自研道路。

方兴东在《昇腾崛起》一书中披露，2017年，华为正式启动AI芯片昇腾（内部代号：达芬奇）的研发时，以廖恒为代表的华为海思研发团队提出，要自研新的达芬奇硬件（NPU）架构。这一路径起初遭到很多华为客户的质疑：“为什么你们不选择GPU的道路？为什么不直接照抄英伟达架构？”

《昇腾崛起》方兴东 著

即使是在华为内部，部分人也提出，芯片架构的设计目标，应该是让产品尽可能像英伟达。

那时，廖恒提出了截然不同的芯片设计原则，他坚持自研架构，后来被何庭波拍板认同。廖恒的方案是，不追求把处理器做到最小面积，不追求单位面积内的极致性能，而是聚焦单位功耗下的AI算力最大化。也就是说，用系统的思维来弥补芯片单一环节性能不足的问题。

此后，在设计昇腾的一路上，类似的选择反复出现。究竟是遵循市面上已经有的架构和路径，还是重新把各个环节做一遍？面对这些难题，华为内部最终定下了调：昇腾不止是芯片，更是以芯片为核心的全体系布局。

一个最大胆的选择是，华为昇腾系列没有像许多国内厂商一样，做兼容英伟达CUDA的软件生态。他们选择自研CANN软件架构，开发了全新的昇腾编程语言Ascend C。通过更彻底的变革——创建新的架构和语言，他们试图对标统治和定义半导体行业20年的软件生态。

华为昇腾910系列芯片

2022年末，ChatGPT的火热引发各行各业对AI的追逐，“科技战”愈演愈烈。2023年10月，随着中美AI大模型的竞争加剧，美国商务部对英伟达等AI芯片出台对华出口管制。

此时，遭遇断供的中国AI公司只能投向国产生态。昇腾在此后几年实现了大规模商用，成为国内少数稳定支撑上万个节点集群运行的AI芯片。DeepSeek、智谱、科大讯飞等头部企业的数据中心均采用了昇腾AI芯片集群方案训练AI大模型。“如果没有外力变化，中国科技产业或许还在一天天地往美国的生态上扎根。外力彻底改变了一个企业的视角和格局。”方兴东总结道。

他告诉南风窗，正是这过去7年遭遇外部封锁和自研芯片的历程，让华为形成了一种“大杂烩”的比较优势。“大杂烩”甚至是华为内部自称的形容词。意思是，“什么都能干。既有做通信的能力、软硬件的能力，也有半导体设计上的积累”。

当前，随着AI数据中心数据量越来越庞大，越来越强调一个公司处理复杂系统的能力，“而这正是华为这些年擅长的”。

方兴东认为，韬定律的本质就是强调运用系统的力量，优化时间常数。“韬定律既是对这几年华为（造芯）的一个总结，也是在可预见的未来唯一的路。”

重握主导权

韬定律是华为在“活下去”和“没有退路”之下的产物。但无论如何，韬定律仍是一个刚刚被提出的定律。它的落地和实现，以及今后究竟能否成为“定律”，仍需要面对从前端设计到后端制造的挑战。

何庭波在论文中并不避讳：“把韬定律作为一个已完成的理论势必会产生误导。目前，仍存在若干实质性未解的难题。”她提到，韬定律首先要直面的问题，是EDA工具（电子设计自动化工具）。

与外界想象的不同，现代芯片不是靠人手工设计的，而是靠计算机和算法完成的，也就是EDA工具。但长期以来，EDA工具是为2D“平面”设计的。

南加大教授Sung Kyu Lim介绍道，当前的EDA工具很难适配垂直堆叠，原因是，传统芯片设计是2D的，相当于要在软件里（上下两层）画两幅画，而3D堆叠需要画5幅画。这五幅图必须同时协同优化，“牵一发而动全身”，“这比只处理两幅画要难得多”。

这一关键难题也让何庭波在论文里呼吁：“一个基于韬定律的原生EDA工具链——具备开放性、多物理场支持及原生3D特性，将是未来十年最重要的投资。”

何庭波

除了EDA工具，张海军认为，另一个关键难点是芯片的散热问题。

他解释，芯片总热量由实际功耗决定，温度还受热点分布、封装材料、芯片间热阻与散热路径等因素影响。两层有源芯片垂直堆叠后，下层离散热器更远，上下层热点易互相干扰，散热难度明显提升。因此逻辑堆叠不能简单拆分平面电路，需在设计阶段重新排布电路位置，避免高功耗模块垂直重叠。

何庭波在论文中称，麒麟9050 Pro采用了热感知分区和布局规划，只选择性折叠部分关键路径，并主动避开高功耗电路。按照华为公布的测量结果，在与麒麟9030 Pro保持相同性能的情况下，麒麟9050 Pro的功耗降低41%，功率密度下降5.6%。

与此同时，麒麟9050 Pro的晶体管密度大幅提升了53.5%，达到了238MTr/平方毫米，这意味着每平方毫米的芯片面积上可以集成2.38亿个晶体管，接近初代台积电3纳米制程的同等水平。

晶体管密度一代之内从155提升到238 MTr/mm²

不过，这些数据目前主要来自华为披露，具体表现仍需等待产品上市后的独立测试。

从当前披露的信息来看，华为的“解题”思路，依然与过去7年来的实践一样，打破既有路线，重新依据自我禀赋，在实践中找新方向。正如任正非在2025年受访时说的，“我们单芯片还是落后美国一代。我们用数学补物理、非摩尔补摩尔，用群计算补单芯片，在结果上也能达到实用状况”。

受多重条件限制，韬定律或许并不完美，也非最省力的路线，但它是中国企业率先提出的芯片迭代路径。此前无人认为它能替代摩尔定律成为核心视角，如今人们可围绕优化τ，从多维度寻找性能提升方案。

在方兴东看来，韬定律选择在2026年发布，是在释放一种确定性的信号。过去7年，因为美国的制裁，华为产品迭代进入了一个不确定性周期，“很多产品既不能说它是由什么工艺制作的，也不知道下一代什么时候能出来”。现在，“路基本走通了。接下来华为发布产品、迭代的节奏，将回到原来没有被封禁前的状态”。

对于中国半导体行业而言，一个更大的积极信号在于，尽管中国当前暂时没有3纳米先进制程的光刻机，但凭借系统的力量，中国依然具备设计和制造先进芯片的能力。

“没有科技战之前，半导体核心器件基本是国外的。中国只负责上下游的配套、组装。”回顾中国半导体的发展历程，方兴东说。

在产业链的市场位置，决定了中国半导体产业此前很难拿到主要利润。“这一次，依靠韬定律，国产的上下游产业可以获得全方位的带动。中国半导体产业开始真正有了主导权。”

首图为2026年9月7日，杭州，华为首款采用“逻辑折叠（τ定律）”技术的麒麟9050 Pro芯片在华为门店展出/图源：视觉中国

本文首发于《南风窗》杂志2026年第19期