中国的Willow亮相！潘建伟团队发布105量子比特“祖冲之三号”最新成果
原标题：紧随美国谷歌，中国的Willow亮相！“祖冲之三号”问世，奏响国产量子芯片最强音！
就在谷歌最强量子芯片Willow发布刚满一周之际，我国研制的具备105个量子比特的超导量子计算机“祖冲之三号”的相关成果重磅发布！
12月17日，中国科学技术大学、合肥微尺度物质科学国家研究中心、中国科学院量子信息与量子科技创新研究院上海科学研究中心、合肥国家实验室、国盾量子公司、河南省量子信息与量子密码重点实验室、中国计量科学研究院、济南量子技术研究院、西安电子科技大学、中国科学院理论物理研究所组成的研究团队在arXiv平台上发布题为“Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi 3.0 Processor”（使用105量子比特“祖冲之三号”处理器建立量子计算优势的新基准测试）的研究论文，Dongxin Gao、Daojin Fan、Chen Zha为论文共同第一作者，朱晓波教授、潘建伟院士为论文通讯作者。
两项年度重磅成果先后发布，“祖冲之三号”处理器的各项性能指标也与Willow旗鼓相当。“祖冲之三号”优越的性能表明，我国在超导量子计算赛道已达到国际最先进的水平，完全具备与国际顶尖科研力量一较高下的雄厚实力，为我国在量子信息科学领域的未来发展筑牢了坚实根基，更为全球技术进步贡献了独特的中国智慧与中国方案！
国产量子芯片最强音
根据论文中的实验数据，“祖冲之三号”的性能优于谷歌“悬铃木”，各项性能指标也与Willow势均力敌。最重要的是，相较于“祖冲之二号”，“祖冲之三号”实现了多方面的显著性能提升，主要包括（此处仅展示主要成果，技术解读详见后文）：
随机电路采样任务执行效率：
在83个量子比特、32周期的随机电路采样实验中，“祖冲之三号”能够在短短几百秒内完成一百万样本的采集。并且，对于这一任务，据估计目前最强大的经典超级计算机Frontier需要约6.4×10⁹年才能完成相同任务！这表明“祖冲之三号”在处理复杂计算任务时的速度和能力相比祖冲之二号有了巨大飞跃，其处理能力的提升使得经典模拟成本相较于谷歌的相关实验（SYC-67和SYC-70实验）也提高了六个数量级，从而在量子优越性方面确立了新的标杆。
图：谷歌悬铃木、祖冲之二号、祖冲之三号性能指标对比
图：Willow量子芯片的各项参数（注：Λ是错误抑制因子，XEB代表交叉熵基准测试）来源：谷歌
量子比特数量增加：
祖冲之二号拥有66个量子比特，祖冲之三号的量子比特数提升至105个，这使得其计算能力在理论上有了显著的拓展，能够处理更为复杂的量子计算任务，为探索更大规模的量子算法和应用提供了可能。
操作保真度提升：
单量子比特门保真度—“祖冲之二号”约为99.7%，“祖冲之三号”达到了99.90%；
双量子比特门保真度—“祖冲之二号”约为99.2%，“祖冲之三号”提升至99.62%；
读取保真度：祖冲之二号约为98.1%，祖冲之三号达到99.18%。
保真度的全面提升，为构建复杂的量子算法与提升整个计算过程的可靠性奠定了基础。
“祖冲之三号”量子处理器
正是对量子计算优势的不懈追求，研究团队取得了“祖冲之三号”的重大进步发展。这种超导量子计算机原型机由105个量子比特组成，具有很高的操作保真度，单量子比特门、双量子比特门和读取保真度分别为99.90%、99.62%和99.18%。研究团队针对83个量子比特、32次循环的随机线路采样实验，成功在祖冲之三号上展现出卓越性能，在短短几百秒内，采集到100万个样本。据估计，这项任务在最强大的经典超级计算机Frontier上是不可行的，它大约需要6.4×10^9年来完成相同的任务。处理能力的这一飞跃使经典模拟成本比谷歌的SYC-67和SYC-70实验[Nature 634, 328 (2024)]高出六个数量级，牢固地建立了量子计算优势的新基准。该工作不仅推动了量子计算的前沿发展，还为量子处理器在应对复杂的现实挑战方面发挥着重要作用的新时代奠定了基础。
“祖冲之三号”量子处理器的前身是“祖冲之二号”，此次重大升级，量子比特的数量和质量都有了显著提升，包含105个transmon量子比特，排列成15行7列，形成一个二维矩形晶格，如图1所示。
图1：“祖冲之三号”量子处理器。a) “祖冲之三号”量子处理器的示意图。该器件由两个使用倒装芯片技术集成的蓝宝石芯片组成。其中一块芯片上集成了105个量子比特和182个耦合器，而另一块芯片上集成了所有控制线和读取谐振器。b) 量子比特和耦合器的拓扑图。深灰色表示量子比特，浅蓝色表示耦合器。c) 通过耦合器耦合的两个量子比特的简化线路原理图。
“祖冲之三号”量子处理器最重要的进步之一是提高了相干时间。这种改进是通过几个关键策略实现的。首先，研究人员优化了量子比特的线路参数，包括电容和约瑟夫森电感，以降低对电荷和磁通噪声的敏感性。其次，通过修改量子比特电容器焊盘的形状来优化电场分布，从而最大限度地减少表面介电损耗。第三，升级了布线中的衰减器构型，以缓解室温电子设备的噪声，从而显著缩短退相位时间。最后，通过由顶部蓝宝石衬底上的钽和底部蓝宝石衬底上的铝制成的光刻定义基础组件来更新芯片制造程序。然后使用铟凸块倒装芯片技术将它们粘合在一起。这种方法减少了界面处的污染并延长了量子比特的弛豫时间。因此，成功将弛豫时间（T1）延长到72μs，将退相位时间（T_2,CPMG）延长到58μs。
单量子比特门和类iSwap门的校准过程与“祖冲之二号”中采用的校准过程相似。鉴于相干时间的进步，当所有门同时施加的时候，单量子比特门的平均Pauli错误率（e1）和类iSwap门错误率（e2）已分别减少至0.10%和0.38%（如图2(a)(b)所示）。
读取性能是祖冲之三号的另一项重大进步。为了实现高保真度的快速读取，研究人员将量子比特和读取谐振器之间的耦合强度提高到大约130 MHz，并将读取谐振器的线宽调整到大约10 MHz。然而，耦合强度和线宽的增加会导致弛豫时间的缩短。为了解决这个问题，研究人员优化了用于色散量子比特测量的带通滤波器的设计，保护量子比特免受Purcell效应的影响。
此外，在每次采样任务之前，研究人员会执行三轮测量，并施加相应的单量子比特门将量子比特重置为|0⟩态。这种方法减少了热噪声对态制备的影响，并缩短了每次采样的持续时间。经过这些优化后，83个量子比特的平均读取错误率被抑制到0.82%（如图2(c)所示）。
图2：所选83个量子比特的门和读取性能。a) 通过交叉熵基准测试（XEB）实验测得的单量子比特门错误率平均值为0.97‰，持续时间为28ns。b) 实验中使用的双量子比特门错误率平均值为3.75‰，门持续时间为45ns。c) 通过主动复位和0-2状态读取，实现了8.67‰的平均读取错误率，从而提高了读取保真度，同时将采样间隔缩短到400μs。提供的值对应于所有选定量子比特的同时操作。
大规模随机线路采样
初始校准后，研究人员进行随机量子线路采样，以评估量子处理器的整体性能。值得注意的是，每层双量子比特门内的双量子比特类iSWAP门按照特定模式（如图1(3)所示，采用A、B、C和D表示）施加，并在每个周期中按照ABCD-CDAB的顺序执行。每次循环中的单量子比特门是从集合{√X,√Y,√W}中随机选择的。
验证全随机量子线路的保真度相当具有挑战性，因为无法经典地模拟其理想输出。为了解决这个问题，补丁线路被用于验证大规模随机量子线路。这些补丁线路是通过选择性地删除补丁之间的双量子比特门的一部分来构建的。整个线路可以分为独立的两段（称为2补丁）或四段（称为4补丁）。划分的段数越多，模拟就越可行。但是，由于执行的双量子比特门数量减少，预期的保真度略有增加。研究人员实现了2补丁、4补丁和完整版本的线路，从12次循环扩展到32次循环，每次循环内有31个量子比特，并计算重复输出比特串的线性交叉熵基准测试（XEB）保真度F_XEB。实验结果如图3(b)所示（2补丁的结果呈现在补充材料的图S7中），4补丁线路的平均保真度与完整线路的保真度之比为1.05。这种高度的对应性表明了验证线路在确保量子计算保真度方面是有效的。
如此出色的量子处理器使研究人员能够在比以前更大的范围内运行随机线路采样。如图3(c)所示，研究人员已经实现了83量子比特线路的随机线路采样，具有12到32次循环。对于具有83个量子比特和32次循环的最大完整线路，研究人员总共收集了大约4.1×10^8条比特串。为了评估其保真度，研究人员还从4补丁线路中收集了相应的比特串，其实验保真度为0.030%，而估计的保真度为0.033%。这种高度的对应性表明，即使在大规模量子比特和高线路深度下，采用离散错误模型来估计保真度仍然高度可靠。因此，可以估计具有83个量子比特和32次循环的完整线路的保真度为0.025%。
图3：31个量子比特和83个量子比特的随机线路采样实验的保真度实验值与估计值。83个量子比特的随机线路采样实验的模式图。类似iSWAP的门是从标记为A、B、C和D的模式中选择的，这些模式按序列ABCDCDB排列。灰色八边形表示功能量子比特，而紫色、蓝色、橙色和绿色线分别代表与A、B、C、D四个模式相关的类似iSWAP的门。此外，丢弃的量子比特和耦合器由空的八边形和线条表示。b） 绿点和蓝点分别代表4补丁线路和完整线路的实验值，在12-36次循环内有31个量子比特。相应的实线表示这些线路的估值。插入的拓扑图说明了31个量子比特的具体构型。c） 蓝点和线分别对应于83量子比特4补丁线路的实验值和估计值。红色五角星表示83量子比特完整线路的估计值，其中采样了4.1亿条比特串。插入的拓扑图描述了83个量子比特的特定构型。
图4：随机线路采样的进展。随机线路采样实验中时间复杂度的演化。虚线说明了双倍指数增长的模式。SYC和ZCZ分别表示Sycamore（悬铃木）和Zuchongzhi（祖冲之）处理器。
山高水远，智者必达
论文显示，这项成果由来自9家科研单位的154名科研人员共同完成，凸显了合作的重要性。
11月16日，总书记在亚太经合组织第三十一次领导人非正式会议上发表以《共担时代责任 共促亚太发展》为题的讲话。他表示，培育绿色创新的亚太增长动能，我们要牢牢抓住新一轮科技革命和产业变革机遇，在人工智能、量子信息、生命健康等前沿领域加强交流合作，营造开放、公平、公正、非歧视的创新生态，推动亚太地区实现生产力跃升。
图：《共担时代责任 共促亚太发展》原文 来源：新华网
在国际环境日益复杂化的背景下，正如总书记所言，我们应把握好当前的战略机遇期，在团结国内力量、汇聚优势资源的同时，积极参与国际量子技术的研究与开发，构建以中国为核心的国际合作交流新生态。
此外，鉴于谷歌Willow“在五分钟内完成当今最快超级计算机之一Frontier需要10的25次方（即10^25）年才能完成的基准计算”的成果是在发布会中展示，而并未在论文中提及，成果表述不够严谨，因此很难对两者进行比较。与此同时，今天的论文中并未阐述“祖冲之三号”在量子纠错方面的具体表现，所以也无法与谷歌突破量子纠错阈值的成果相比较，我们也期待国内团队在量子纠错领域为我们带来更多的惊喜。
